Trang chủ    Giới thiệu    Danh mục công bố    Thống kê công bố    Liên hệ   
Trang chủ Công bố quốc tế • Giới thiệu     • Tài liệu hướng dẫn
  • Chỉ mục bởi
  • Năm xuất bản
LIÊN KẾT WEBSITE

Scheduling configuration memory error checks to improve the reliability of FPGA-based systems

Nguyen Tran Huu Nguyen; Cetin |
Oliver | Ediz; Diessel |

IET COMPUTERS AND DIGITAL TECHNIQUES Số 3, năm 2019 (Tập 13, trang 154-165)

DOI: 10.1049/iet-cdt.2018.5001

Tài liệu thuộc danh mục: ISI

Article

English

Xem chi tiết